AG Zimmermann

Proseminar "RISC-Prozessoren und die 80x86-Familie"

Sommersemester 1997


Lehrinhalt:

Über Jahrzehnte hinweg hat sich die Leistungsfähigkeit moderner Mikroprozessoren jährlich um 30-50% gesteigert. Seit Mitte der 80er Jahre ist die RISC (Reduced Instruction Set Computer)- Technologie eine der Ursachen für diesen enormen Fortschritt. RISC-Architekturen werden heute von allen großen Hardwareherstellern angeboten.

Im ersten Teil dieses Proseminars wollen wir die Prinzipien (RISC-Befehlssatz und -Datenpfad, Pipelining, Speicherhierarchie, Ein-/Ausgabe-Architektur) kennenlernen, die den RISC-Prozessoren zugrunde liegen. Diese werden methodisch an einem Beispielprozessor (MIPS R 2000) eingeführt und erarbeitet.

Im zweiten Teil werden einige aktuell auf dem Markt befindliche RISC-Mikroprozessoren (SPARC-Architektur, IBM-Power-Architektur, DEC-Alpha-Architektur, HP-PA-Architektur) mit den Prozessoren der Intel 80x86-Familie verglichen.

Voraussetzungen:

- Vorlesung "Digitale Logik"

- Das Proseminar unterstützt das Verständnis der Vorlesung "Rechnerorganisation" und schlägt eine Brücke zur Hauptstudiumsvorlesung "Rechnerstrukturen I".

Sonstiges:

- Das Proseminar orientiert sich inhaltlich an dem Lehrbuch "Computer Organization & Design: The Hardware / Software Interface" von D. Patterson und J. Hennessy.

- Bei Interesse der Teilnehmer ist eine vertiefende Fortführung des Themas als Seminar in absehbarer Zeit geplant.

- Themenliste, Zeitplan

- Betreuung des Proseminars: Manfred Schölzke, 32/429, Tel. 3059.


TOP UP Chiemgau Uni-KL